杰理AD芯片ADC原理与低功耗设计实战

1. 杰理AD芯片工作原理深度解析

在蓝牙音频芯片领域，杰理（Actions）的AD系列芯片凭借其高集成度和低功耗特性，已成为TWS耳机、智能音箱等产品的热门选择。作为从业十年的硬件工程师，我将从实际应用角度拆解这类芯片的模数转换（ADC）工作原理，并分享在杰理SDK开发中的关键要点。

AD芯片的核心使命是将麦克风采集的模拟音频信号转换为数字信号，这个过程涉及采样、量化、编码三个关键阶段。以杰理AC6926A芯片为例，其内置24-bit ADC模块支持8kHz-192kHz采样率范围，信噪比可达90dB以上。在实际项目中，采样率选择需权衡音质需求和功耗限制——48kHz采样率下功耗约5mA，而提升到96kHz时功耗增加近40%。

2. ADC模块硬件架构剖析

2.1 模拟前端电路设计要点

杰理芯片的模拟输入通常采用差分架构，能有效抑制共模噪声。在TWS耳机设计中，需特别注意：

• 麦克风偏置电压典型值1.8V，需通过10kΩ电阻匹配
• 输入耦合电容推荐1μF陶瓷电容（X5R/X7R材质）
• ESD保护二极管应选用低容值型号（如0.5pF）

重要提示：布局时模拟走线必须远离DCDC电源路径，实测显示3mm间距可使底噪降低6dB

2.2 数字滤波器的配置策略

芯片内置可编程数字滤波器包含：

1. 抗混叠滤波器（AAF）：截止频率设为0.45倍采样率
2. 降采样滤波器：支持8x/16x过采样
3. 高通滤波器：用于消除DC偏移，截止频率建议20Hz

在SDK中通过audio_adc_set_filter()函数配置，典型参数组合：

c复制{
    .osr = ADC_OVERSAMPLE_16X,
    .hpf_cutoff = 20, 
    .aaf_cutoff = 0.45
}

3. 低功耗设计实战技巧

3.1 动态采样率切换方案

针对语音唤醒场景，可采用双采样率设计：

• 待机时：8kHz采样+4阶滤波（功耗0.8mA）
• 唤醒后：切换到48kHz采样+8阶滤波

在杰理SDK中实现方案：

c复制void adc_sample_rate_switch(bool is_high_quality)
{
    if(is_high_quality) {